



CMS24AD2304

用户手册

4-Channel 24-bit Sigma-Delta ADC

Rev. 1.1.0

请注意以下有关CMS知识产权政策

* 中微半导体（深圳）股份有限公司（以下简称本公司）已申请了专利，享有绝对的合法权益。与本公司MCU或其他产品有关的专利权并未被同意授权使用，任何经由不当手段侵害本公司专利权的公司、组织或个人，本公司将采取一切可能的法律行动，遏止侵权者不当的侵权行为，并追讨本公司因侵权行为所受的损失、或侵权者所得的不法利益。

* 中微半导体（深圳）股份有限公司的名称和标识都是本公司的注册商标。

* 本公司保留对规格书中产品在可靠性、功能和设计方面的改进作进一步说明的权利。然而本公司对于规格内容的使用不负责任。文中提到的应用其目的仅仅是用来做说明，本公司不保证和不表示这些应用没有更深入的修改就能适用，也不推荐它的产品使用在会由于故障或其它原因可能会对人身造成危害的地方。本公司的产品不授权适用于救生、维生器件或系统中作为关键器件。本公司拥有不事先通知而修改产品的权利，对于最新的信息，请参考官方网站 www.mcu.com.cn

目录

1. 芯片功能说明	3
1.1 功能特性	3
1.2 应用场合	3
1.3 芯片基本结构功能描述	4
1.4 芯片绝对最大极限值	4
1.5 数字逻辑特性	4
1.6 CMS24AD2304 电气特性	5
1.7 芯片引脚	7
2. 芯片功能模块描述	8
2.1 LDO	8
2.2 模拟输入前端	8
2.3 温度传感器	8
2.4 低噪声 PGA 放大器	8
2.5 ADC 时钟、数据输出速率	9
2.6 复位和休眠模式	9
2.7 建立时间	10
2.8 SPI 串口通信	11
2.8.1 数据格式	11
2.8.2 数据准备/数据输入输出 (DRDYB/DOUT)	11
2.8.3 串行时钟输入 (SCLK)	11
2.8.4 串行数据发送	12
2.8.5 功能配置	13
2.8.6 SPI 命令字说明	14
2.8.7 SPI 通信注意事项	14
2.8.8 SPI 寄存器	15
3. 芯片封装	17
3.1 SOP16	17
4. 版本修订说明	18

1. 芯片功能说明

CMS24AD2304 是一款多通道、高精度、低功耗模数转换芯片。其内置电压移位器，可支持低至-0.2V 的共模输入信号。内置分时复用 4 组差分输入通道或 7 路单端输入通道。内置线性稳压器（LDO）、温度传感器和高精度振荡器。LDO 可驱动 20mA 负载。支持外部输入时钟或者内部时钟。CMS24AD2304 的 PGA 放大倍数可选：1、2、4、8、16、32、64、128、256。CMS24AD2304 正常模式下的 ADC 数据输出速率可选：3.125Hz-1.600KHz。MCU 可以通过 2 线的 SPI 接口 SCLK、DRDYB/DOUT 与 CMS24AD2304 进行通信，对其进行配置，例如通道选择、PGA 放大倍数选择、输出速率选择等。

1.1 功能特性

- ◆ 内置 LDO，支持直通模式，可驱动 20mA 负载
- ◆ 可选输入电压移位器，支持低至-0.2V 的共模输入电压
- ◆ 支持 4 组差分输入，7 路单端输入
- ◆ 内置振荡器，支持外部输入时钟
- ◆ 集成温度传感器
- ◆ 带休眠功能
- ◆ 2 线 SPI 接口，最快速率为 1.1MHz
- ◆ ADC 功能特性：
 - 24 位无失码
 - PGA 放大倍数可选：1、2、4、8、16、32、64、128、256
 - 输出速率（ODR）可选：3.125Hz - 1.600KHz
 - PGA=128、ODR=6.25Hz、LDO 输出 4.0V 时，有效分辨率 21.1 位，等效输入噪声 28nVrms
 - PGA=128、ODR=6.25Hz、LDO 输出 2.4V 时，有效分辨率 20.6 位，等效输入噪声 24nVrms

1.2 应用场合

- ◆ 电子秤
- ◆ 液体/气体化学分析
- ◆ 仪表测量
- ◆ 工业过程控制
- ◆ 传感器信号采集

1.3 芯片基本结构功能描述

CMS24AD2304 是一款高精度、低功耗 Sigma-Delta 模数转换芯片，内置一路 LDO，多路分时复用输入通道，输入移位器，Sigma-Delta ADC 和温度传感器。ADC 采用 Sigma-Delta 调制器，通过低噪声仪用放大器结构实现 PGA 放大，放大倍数可选：1、2、4、8、16、32、64、128、256。在 PGA=128，输出速率=6.25Hz，LDO 输出 2.4V 时，有效分辨率可达 20.6 位，等效输入噪声 24nVrms。

CMS24AD2304 内置振荡器，无需外置晶振。

CMS24AD2304 可以通过 DRDYB /DOUT 和 SCLK 进行多种功能模式的配置，例如用作温度检测、PGA 增益选择、ADC 数据输出速率选择等等。

CMS24AD2304 具有休眠模式。




图 1-1: CMS24AD2304 原理框图

1.4 芯片绝对最大极限值

表 1-1: CMS24AD2304 极限值

名称	符号	最小值	最大值	单位
电源电压	VDD	-0.3	4.4	V
数字管脚输入电压	-	-0.3	VDD+0.3	V
工作温度	-	-40	90	°C

1.5 数字逻辑特性

表 1-2: CMS24AD2304 数字逻辑特性

参数	最小值	典型值	最大值	单位	条件
VIH	0.7xVDD	-	VDD+0.1	V	-
VIL	GND	-	0.3xVDD	V	-
VOH	VDD-0.4	-	VDD	V	-
VOL	GND	-	0.2xVDD	V	-
串口时钟 SCLK 工作频率	0.1	-	1.1	MHz	-

1.6 CMS24AD2304 电气特性

如无特殊说明，表 1-3-a 的工作条件为：电源电压 4.2V，温度 27 度，LDO 输出 4.0V。

表 1-3-a: CMS24AD2304 电气特性

参数	最小值	典型值	最大值	单位	条件
模拟输入					
满幅差分输入电压	-REFIN/PGA	-	REFIN/PGA	V	-
共模输入电压	GND-0.2	-	VDD-1	V	-
差分输入阻抗	-	250	-	Mohm	-
系统性能					
分辨率		24		bits	无失码数据
输出速率	6.12	6.25	6.38	Hz	FADC=1, OSR=111
建立时间		3		转换周期	全建立
等效输入噪声		28		nVrms	PGA=128, ODR=6.25Hz, LPW=0, REFIN=4.0V
有效分辨率		21.1		bits	PGA=128, ODR=6.25Hz, LPW=0, REFIN=4.0V
等效输入噪声		34		nVrms	PGA=128, ODR=6.25Hz, LPW=1, REFIN=4.0V
有效分辨率		20.8		bits	PGA=128, ODR=6.25Hz, LPW=1, REFIN=4.0V
等效输入噪声		24		nVrms	PGA=128, 6.25Hz, LPW=0, REFIN=2.4V
有效分辨率		20.6		bits	PGA=128, 6.25Hz, LPW=0, REFIN=2.4V
等效输入噪声		27		nVrms	PGA=128, 6.25Hz, LPW=1, REFIN=2.4V
有效分辨率		20.4		bits	PGA=128, 6.25Hz, LPW=1, REFIN=2.4V
失调误差		0.2		uV	PGA=64, 128, LDO=2.4V
失调误差漂移		20		nV/°C	PGA=64, 128, LDO=2.4V
失调误差		5.2		uV	PGA=64, 128, LDO=4.0V
失调误差漂移		40		nV/°C	PGA=64, 128, LDO=4.0V
增益误差		±1.5		%	PGA=64, 128
增益误差漂移		10		ppm/°C	PGA=64, 128, LDO=2.4V
增益误差漂移		16		ppm/°C	PGA=64, 128, LDO=4.0V
参考电压输入	0.5	LDO	LDO	V	-
温感	-	±3	-	°C	-
带隙基准电压	-	1.216	-	V	-
LDO 电气特性					
输出电压	-	3.00	-		SET_LDO[1:0]=00
	-	2.40	-		SET_LDO[1:0]=01
	-	2.60	-	V	SET_LDO[1:0]=10
	-	3.99	-	V	SET_LDO[1:0]=11
带载能力		20		mA	-
电源电气特性					
电源电压	2.5	3.3	4.4	V	-
正常工作电流	-	1.65	-	mA	PGA=128
	-	0.80	-	mA	PGA=2
低功耗模式	-	1.15	-	mA	PGA=128
	-	0.70	-	mA	PGA=2
休眠模式电流		50	-	nA	-

表 1-3-b 是 CMS24AD2304 在不同配置下的有效分辨率（Effective Resolution）。测试条件：电源电压 4.2V，温度 27 度，参考电压为 LDO 输出电压，输入共模电压为 0.5 倍 LDO 输出电压，输入差分电压为 0V，PGA 为低功耗模式。每种设置下的数据总量为 1000。Effective Resolution=Log2 (2*REFIN /RMS_Noise)。

表 1-3-b: CMS24AD2304 的有效分辨率

Effective Resolution	Other settings	ENLVL=0, FADC=1, LDO=4.0V, LPW=1							
	OSR	000	001	010	011	100	101	110	111
	ODR (Hz)	1600	800	200	100	50	25	12.5	6.25
PGA Gain	2 (0000b)	16.0	17.6	18.9	19.4	20.3	20.7	21.3	21.5
	4 (0001b)	16.1	17.6	18.8	19.4	20.4	20.7	21.2	21.6
	8 (0011b)	16.3	17.6	18.8	19.3	20.2	20.7	21.1	21.6
	16 (0100b)	16.1	17.5	18.9	19.4	20.1	20.4	20.7	21.5
	32 (0101b)	16.2	17.6	18.8	19.2	20.0	20.5	20.8	21.1
	64 (0110b)	16.1	17.4	18.6	18.9	19.6	20.7	20.9	21.3
	128 (0111b)	16.1	17.3	18.3	18.9	19.5	20.0	20.6	20.8
	256 (1000b)	15.8	16.9	17.9	18.3	19.0	19.4	19.8	20.2
Effective Resolution	Other settings	ENLVL=0, FADC=1, LDO=2.4V, LPW=1							
	OSR	000	001	010	011	100	101	110	111
	ODR (Hz)	1600	800	200	100	50	25	12.5	6.25
PGA Gain	2 (0000b)	16.7	17.9	19.1	19.8	20.2	20.6	21.1	21.0
	4 (0001b)	16.3	18.2	19.2	19.9	20.4	20.9	21.3	21.4
	8 (0011b)	16.2	17.4	18.5	18.9	19.4	19.9	20.7	21.1
	16 (0100b)	16.2	18.0	19.1	19.6	20.0	20.5	21.2	21.6
	32 (0101b)	16.4	17.7	18.8	19.3	19.8	20.2	20.7	21.2
	64 (0110b)	16.7	17.7	18.8	19.2	19.7	20.2	20.6	21.1
	128 (0111b)	16.3	17.0	18.0	18.5	18.9	19.6	20.0	20.4
	256 (1000b)	15.5	16.1	17.1	17.7	18.2	18.7	19.2	19.6
Effective Resolution	Other settings	ENLVL=1, FADC=1, LDO=2.4V, LPW=1							
	OSR	000	001	010	011	100	101	110	111
	ODR (Hz)	1600	800	200	100	50	25	12.5	6.25
PGA Gain	16 (0100b)	15.7	17.7	18.9	19.5	20.0	20.7	21.2	21.6
	32 (0101b)	15.7	17.5	18.8	19.3	19.8	20.1	20.5	21.0
	64 (0110b)	15.8	17.4	18.5	19.1	19.5	20.0	20.4	20.9
	128 (0111b)	15.6	16.8	17.8	18.3	18.8	19.2	19.6	20.0
	256 (1000b)	15.2	16.0	17.0	17.5	17.8	18.3	18.6	18.8

1.7 芯片引脚




表 1-4: SOP16 引脚说明

引脚号	引脚名称	输入/输出	说明
1	AINN3	AI	通道 3 负输入, 或者当通道 7
2	AINP3	AI	通道 3 正输入, 或者单通道 6
3	NC	NA	NA
4	AINP4	AI	通道 4 正输入, 或者单通道 5
5	AINN4	AI	通道 4 负输入, 或者单通道 4
6	SCLK	DI	SPI 时钟输入接口
7	DRDYB/DOUT	DI/DO	SPI 数据输入\输出接口
8	EXCLK	DI	外部时钟输入口, 不使用时须接地
9	VDD	P	电源
10	LDO	P	内部 LDO 输出, 外接 1uF 以上电容
11	VREF	AI	基准输入, 应不高于 LDO 口电压
12	GND	P	地
13	AINN1	AI	通道 1 负输入, 或者共模输入端
14	AINP1	AI	通道 1 正输入, 或者单通道 1
15	AINN2	AI	通道 2 负输入, 或者单通道 2
16	AINP2	AI	通道 2 正输入, 或者单通道 3

2. 芯片功能模块描述

2.1 LDO

CMS24AD2304 中有 1 路 LDO 为片内模拟模块供电，同时也可以为片外电路提供 20mA 电流。LDO 端口需外接至少 1uF 电容。可以通过配置 SEL_LDO[1:0] 来设置 LDO 输出不同的输出电压，可以选择 2.4V、2.6V、3V、4V。也可以通过设置 BYPASSLDO 来配置 LDO 工作为开关状态或者线性稳压状态。当芯片进入休眠模式时，LDO 的输出降至 0V。

2.2 模拟输入前端

CMS24AD2304 中有 1 路 ADC，集成了 8 个模拟输入通道，支持最多 4 组差分输入、支持 7 个单端输入等多种组合。当选择除 AINN1 任一通道作为单端通道时，差分 PGA 的同相端接所选通道，反相端则自动接通道 1。输入信号的切换由寄存器 CH_SEL[3:0] 控制，PGA 的信号源除了来自 8 个模拟通道，也可以是温度传感器的输出信号、内部短接信号等。

CMS24AD2304 还集成了可选的输入 Level Shifter，可以将输入信号向上平移约 0.7V，从而可以满足输入共模信号很低的应用需求。使能 Level Shifter 时，芯片不支持 PGA 增益 2、4、8，也不支持差分通道直通 ADC 模式。

2.3 温度传感器

芯片内部提供温度测量功能。建议采用 PGA 增益 8，ADC 速度为 240Hz 的配置。温度传感器需要进行单点校正。校正方法：在某个温度点 A 下，使用温度传感器进行测量得到码值 Ya。那么其他温度点 B 对应的温度 = $Yb \cdot (273.15 + A) / Ya - 273.15$ 。A 温度单位是摄氏度。Ya 是 A 点对应温度码值。Yb 是 B 点对应温度码值。

对于参考电压可能变化的应用场合（如 Ratio Metric 测量，参考电压的绝对值不重要），可选择通过测量 BG 间接测量出实时的参考电压，进而计算出实时的温度。

2.4 低噪声 PGA 放大器

CMS24AD2304 提供了一个基于斩波技术的低噪声、低漂移的 PGA 放大器与桥式传感器差分输出连接，通过 PGA_SEL[3:0] 来配置 2、4、8、16、32、64、128、256 等不同的 PGA 增益。当使用增益为 2、4、8 时，第一级低噪声 PGA 放大器会被关断以节省功耗。当使用低噪声 PGA 放大器时，输入范围在 GND+0.75V 到 VDD-1V 之间，超出这个范围，可能会导致实际性能下降。当模拟输入跳过 PGA，直接输入至 ADC 时，增益为 1，输入范围可以在 GND 到 VDD 之间。

2.5 ADC 时钟、数据输出速率

CMS24AD2304 可以使用内部时钟，也可以使用外部时钟来提供系统所需要的时钟频率。ADC 的输出速率可以通过 FADC、OSR[2:0]等设置进行配置。当采用内部时钟，或采用外部 1.2288MHz 的时钟时，ADC 的输出速率如表 2-1 所示。

表 2-1：输出速率

ODR		
OSR [2:0]	FADC=0	FADC=1
000	800.00	1600
001	400.00	800
010	100.00	200
011	50.00	100
100	25.00	50
101	12.50	25
110	6.25	12.5
111	3.13	6.25

2.6 复位和休眠模式

当芯片上电时，内置上电复位电路会产生复位信号，使芯片自动复位。当 SCLK 从低电平变高电平并保持在高电平超过 100μs，CMS24AD2304 即进入休眠模式，此时功耗低于 50nA。当 SCLK 重新回到低电平时，芯片会重新进入正常工作状态。当系统由休眠重新进入正常工作模式时，此时所有功能配置为休眠之前的状态，不需要进行功能配置。

休眠模式示意图如下图所示。其中 t00 表示 SCLK 高电平保持时间，最小为 100us；t01 表示 SCLK 下降后低电平保持时间，最小为 10us。




图 2-1：休眠模式示意图

2.7 建立时间

CMS24AD2304 的建立时间均为 3 个转换周期，之后周期性地连续输出数据。当芯片检测到 PGA 增益、输入通道、输出速率发生变化时，数字滤波器将被复位，并在 3 个转换周期末才输出第一笔数据。




图 2-2：数据建立过程 1




图 2-3：数据建立过程 2

表 2-2：建立时间

参数	描述	最小值	典型值	最大值	单位
建立时间					
t1	上电、从休眠唤醒恢复	-	0.4	-	ms
t2	数据建立时间	-	3	-	转换周期
t3	PGA、通道、ADC 速度切换后恢复时间	-	0.8	-	us

2.8 SPI 串口通信

CMS24AD2304 中采用 2 线 SPI 串行通信，通过 SCLK 和 DRDYB/DOUT 可以实现数据的接收以及功能配置。

2.8.1 数据格式

CMS24AD2304 输出的数据为数字输出码为 24 位的 2 进制补码，其中 B23 为符号位，0 为正，1 为负。最高位（MSB）最先输出。下表为不同模拟输入信号对应的理想输出码。

模拟输入电压	数据																								十进制码	十六进制	
	B23	B22	B21	B20	B19	B18	B17	B16	B15	B14	B13	B12	B11	B10	B9	B8	B7	B6	B5	B4	B3	B2	B1	B0		B[23:0]	
Vref-1LSB	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	8388607	7FFFFFFF	
2LSB	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	2	000002
1LSB	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	000001
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	000000
-1LSB	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	-1	FFFFFFF
-2LSB	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	-2	FFFFFFE
-Vref	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	-8388608	800000

表 2-3：数据格式

2.8.2 数据准备/数据输入输出（DRDYB/DOUT）

DRDYB/DOUT 引脚有 4 个用途。第一，当输出为低时，表示新的数据已经转换完成；第二，作为数据输出引脚，当数据准备好后，在第 1 个 SCLK 的上升沿后，DRDYB/DOUT 输出转换数据的符号位。在每一个 SCLK 的上升沿，数据会自动移 1 位。在 24 个 SCLK 后将所有的 24 位数据读出，如果这时暂停 SCLK 的发送，DRDYB/DOUT 会保持最后一位的数据，直到下一个数据准备好之前拉高，此后当 DRDYB/DOUT 被再次拉低，表示新的数据已经转换完成，可进行下一个数据读取；第三，在第 25、26 个 SCLK 时，输出寄存器状态更新标志；第四，作为寄存器数据写入或读出引脚，当需要配置寄存器或读取寄存器值时，SPI 需要发送 46 个 SCLK，根据 DRDYB/DOUT 输入的命令字，判断是写寄存器操作还是读寄存器操作。

2.8.3 串行时钟输入（SCLK）

串行时钟输入 SCLK 是一个数字引脚。这个信号应保证是一个干净的信号，毛刺或慢速的上升沿都会可能导致读取错误数据或误入错误状态。因此，应保证 SCLK 的上升和下降时间都小于 50ns。

2.8.4 串行数据发送




图 2-4：读取数据时序图 1




图 2-5：读取数据时序图 2

CMS24AD2304 可以持续的转换模拟输入信号，当将 DRDYB/DOUT 拉低后，表明数据已经准备好接受，输入的的第一个 SCLK 来就可以将输出的最高位读出，在 24 个 SCLK 后将所有的 24 位数据读出，如果这时暂停 SCLK 的发送，DRDYB/DOUT 会保持最后一位的数据，直到其被拉高，如图 2-4 所示时序图 1。

如果是持续发送 SCLK，则第 25 和 26 个 SCLK 输出配置寄存器是否有写操作标志，第 25 个 SCLK 对应的 DRDYB/DOUT 为 1 时表明配置寄存器 Config 被写入了新的值，第 26 个 SCLK 对应的 DRDYB/DOUT 为芯片扩展保留位，目前输出一直为 0，通过第 27 个 SCLK 可以将 DRDYB/DOUT 拉高，此后当 DRDYB/DOUT 被再次拉低，表示新的数据已经准备好接受，进行下一个数据的转换。其基本时序如图 2-5 时序图 2 所示。

表 2-4：读取数据时间表

参数	描述	最小值	典型值	最大值	单位
t4	DRDYB/DOUT 变低后到第一个 SCLK 上升沿	-	2	-	ns
t5	SCLK 高电平或低电平脉宽	455	-	-	ns
t6	SCLK 上升沿到新数据有效（传输延迟）	455	-	-	ns
t7	SCLK 上升沿到旧数据位有效(保持时间)	-	-	455	ns
t8	数据更新，不允许读之前的数据	-	26	-	us
t9	转换时间，即 1/ODR，ODR=6.25Hz 时	-	160	-	ms

2.8.5 功能配置

CMS24AD2304 可以通过 SCLK 和 DRDYB/DOUT 可以对寄存器进行读取和配置，功能配置时序图 2-6 所示：




图 2-6：功能配置时序图 3

功能配置过程简述，判断到 DRDYB/DOUT 由高变低之后：

- 1) 第 1 个到第 24 个 SCLK，读取 ADC 数据。如果不需要配置寄存器或者读取寄存器，可以省略下面的步骤。
- 2) 第 25 个到第 26 个 SCLK，读取寄存器写操作状态。
- 3) 第 27 个 SCLK，芯片把 DRDYB/DOUT 输出拉高。
- 4) 第 28 个到第 29 个 SCLK，切换 DRDYB/DOUT 为输入。
- 5) 第 30 个到第 36 个 SCLK，输入寄存器写或读命令字数据(高位先输入)。
- 6) 第 37 个 SCLK，切换 DRDYB/DOUT 的方向 (如果是写寄存器，DRDYB/DOUT 为输入；如果是读寄存器，DRDYB/DOUT 为输出)。
- 7) 第 38 个到第 45 个 SCLK，输入寄存器配置数据或输出寄存器配置数据(高位先输入/输出)。
- 8) 第 46 个 SCLK，切换 DRDYB/DOUT 为输出，并把 DRDYB/DOUT 拉高。update1/ update2 被置位或清零。

2.8.6 SPI 命令字说明

CMS24AD2304 有 4 个命令字，命令字的长度为 7bits，命令字的说明如下：

表 2-5：SPI 命令字说明

命令对象（控制字）	命令字节	描述
Config1	0x65	写 Config1
	0x56	读 Config1
Config2	0x69	写 Config2
	0x5A	读 Config2
Config3	0x6D	写 Config3
	0x5E	读 Config3
Config4	0x61	写 Config4
	0x52	读 Config4

2.8.7 SPI 通信注意事项

如前所述，CMS24AD2304 可以有三类通信时序，分别为：

时序 1：读取 24 位 ADC 转换数据

时序 2：读取 24 位 ADC 转换数据+寄存器状态

时序 3：读取 24 位 ADC 转换数据+寄存器状态+读写控制字

发送三类时序时需注意：

- 1) 读取的数据是发送时序前最后一次 ADC 转换完成的结果；
- 2) 上电后建议 80ms 以后再给时序，在此之前任何 SCLK 信号将被屏蔽；
- 3) 需判断 DRDYB 产生了下降沿后，再发送时钟；
- 4) 发送任何时序时，从 DRDYB 下降沿到数据全部发送完成的时间小于一个转换时间（即在两次下降沿之间完成时序发送），否则将造成 DRDYB 异常，需进入休眠态后方可恢复。

2.8.8 SPI 寄存器

CMS24AD2304 有四组控制寄存器。其默认值如下。

表 2-6: SPI 命令字默认值

序号	名称	默认值(bin)	说明
1	adcon1[7:0]	"00110110"	Config1(常用控制字)
2	adcon2[7:0]	"00010000"	Config2(扩展的控制字)
3	adcon3[7:0]	"10001000"	Config3(扩展的控制字)
4	adcon4[7:0]	"10000001"	Config4(扩展的控制字)

表 2-7: 控制字定义(1)

Register ADCON1			
Bit Number	Bit Mnemonic	DEFAULT	Description
7	CH_SEL[3: 0]	0000	4 项差分通道选项: 0000=差分通道 1 即 AINP1-AINN1, 0001=差分通道 2 即 AINP2-AINN2, 0010=差分通道 3 即 AINP3-AINN3, 0011=差分通道 4 即 AINP4-AINN4; 7 项单端通道选项: (此时 AINN1 为共用反相端) 0000=单端通道 1 即 AINP1-AINN1 (同差分通道 1), 0100=单端通道 2 即 AINN2-AINN1, 0101=单端通道 3 即 AINP2-AINN1, 0110=单端通道 4 即 AINN3-AINN1, 0111=单端通道 5 即 AINP3-AINN1, 1000=单端通道 6 即 AINN4-AINN1, 1001=单端通道 7 即 AINP4-AINN1; 其他通道选项: 1010=输入短接, 1011=温感, 1100=内部参考, 1101=输入短接直通 ADC, 1110=差分通道 1 直通 ADC, 1111=差分通道 2 直通 ADC
6			
5			
4			
3	PGA_SEL[2:0]	110	PGA 增益: 000=2, 001=4, 010=8, 011=16, 100=32, 101=64, 110=128, 111=256
2			
1			
0	保留	0	须设置为 0

表 2-8: 控制字定义(2)

Register ADCON2			
Bit Number	Bit Mnemonic	DEFAULT	Description
7	OSR[2: 0]	110	111=24576, 110=12288, 101=6144, 100=3072, 011=1536, 010=768, 001=192, 000=96
6			
5			
4	LPWR	1	1= PGA 低功耗模式, 0=PGA 高功耗模式
3	ENLVL	0	0=关闭输入电压平移电路; 1=使能输入电压平移电路
2	EXCLK	0	0=内部时钟, 1=外部时钟
1	ENCHOPB	0	0=使能斩波功能, 1=关闭斩波功能
0	保留	0	须设置为 0

表 2-9: 控制字定义(3)


Register ADCON3			
Bit Number	Bit Mnemonic	DEFAULT	Description
7	SET_LDO[1:0]	00	LDO 输出电压控制 00=3V, 01=2.4V, 10=2.6V, 11=4.0V
6			
5	BYPASSLDO	1	1=LDO 功率管作为开关完全打开, 休眠态关闭。0=Regulator
4	FADC	0	0=307.2K 或外部时钟 4 分频, 1=614.4K 或外部时钟 2 分频
3	TRIM_BG[3:0]	1000	调整 BG 输出, 默认为 1000
2			
1			
0			

表 2-10: 控制字定义(4)

Register ADCON4			
Bit Number	Bit Mnemonic	DEFAULT	Description
7	保留	10000001	保留, 禁用
6			
5			
4			
3			
2			
1			

3. 芯片封装

3.1 SOP16



Symbol	Millimeter		
	Min	Nom	Max
A	-	-	1.75
A1	0.10	-	0.225
A2	1.30	1.40	1.50
A3	0.60	0.65	0.70
b	0.39	-	0.47
b1	0.38	0.41	0.44
c	0.20	-	0.24
c1	0.19	0.20	0.21
D	9.80	9.90	10.00
E	5.80	6.00	6.20
E1	3.80	3.90	4.00
e	1.27BSC		
h	0.25	-	0.50
L	0.5	-	0.80
L1	1.05REF		
θ	0	-	8°

4. 版本修订说明

版本号	时间	修改内容
V0.0	2023 年 2 月	初版
V0.1	2023 年 5 月	更新使能 Level shifter 相关功能
V1.1.0	2024 年 1 月	更新 ADCON2 相关功能